دانلود کتاب مهاجرت الکتریکی در سلول های منطقی: مدل سازی، تجزیه و تحلیل و کاهش امواج الکتریکی سیگنال در NanoCMOS بعد از پرداخت مقدور خواهد بود
توضیحات کتاب در بخش جزئیات آمده است و می توانید موارد را مشاهده فرمایید
نام کتاب : Electromigration Inside Logic Cells: Modeling, Analyzing and Mitigating Signal Electromigration in NanoCMOS
ویرایش : 1
عنوان ترجمه شده به فارسی : مهاجرت الکتریکی در سلول های منطقی: مدل سازی، تجزیه و تحلیل و کاهش امواج الکتریکی سیگنال در NanoCMOS
سری :
نویسندگان : Gracieli Posser, Sachin S. Sapatnekar, Ricardo Reis (auth.)
ناشر : Springer International Publishing
سال نشر : 2017
تعداد صفحات : 134
ISBN (شابک) : 9783319488981 , 9783319488998
زبان کتاب : English
فرمت کتاب : pdf
حجم کتاب : 5 مگابایت
بعد از تکمیل فرایند پرداخت لینک دانلود کتاب ارائه خواهد شد. درصورت ثبت نام و ورود به حساب کاربری خود قادر خواهید بود لیست کتاب های خریداری شده را مشاهده فرمایید.
این کتاب روشهای جدید و مؤثری را برای مدلسازی، تجزیه و تحلیل و کاهش مهاجرت الکتریکی سیگنال داخلی سلول در nanoCMOS، با بهبودهای قابلتوجه در طول عمر مدار و بدون تأثیر بر عملکرد، مساحت و قدرت توصیف میکند. نویسندگان اولین کسانی هستند که یک راه حل برای اثرات مهاجرت الکتریکی در سلول های منطقی یک مدار تحلیل و پیشنهاد کردند. آنها در این کتاب نشان میدهند که اتصال درون سلولی میتواند به طور قابل توجهی طول عمر مدار را کاهش دهد و روشی را برای بهینهسازی طول عمر مدارها با قرار دادن پین خروجی، Vdd و Vss سلولها در مناطق کمتر بحرانی نشان میدهند. اثرات مهاجرت الکتریکی کاهش می یابد. خوانندگان قادر خواهند بود این روش را فقط برای سلول های حیاتی در مدار اعمال کنند و از تاثیر در تاخیر مدار، مساحت و عملکرد جلوگیری کنند، بنابراین طول عمر مدار را بدون تلفات در سایر مشخصات افزایش می دهند.
This book describes new and effective methodologies for modeling, analyzing and mitigating cell-internal signal electromigration in nanoCMOS, with significant circuit lifetime improvements and no impact on performance, area and power. The authors are the first to analyze and propose a solution for the electromigration effects inside logic cells of a circuit. They show in this book that an interconnect inside a cell can fail reducing considerably the circuit lifetime and they demonstrate a methodology to optimize the lifetime of circuits, by placing the output, Vdd and Vss pin of the cells in the less critical regions, where the electromigration effects are reduced. Readers will be enabled to apply this methodology only for the critical cells in the circuit, avoiding impact in the circuit delay, area and performance, thus increasing the lifetime of the circuit without loss in other characteristics.