High Performance Multi-Channel High-Speed I/O Circuits

دانلود کتاب High Performance Multi-Channel High-Speed I/O Circuits

51000 تومان موجود

کتاب مدارهای ورودی/خروجی پرسرعت چند کاناله با کارایی بالا نسخه زبان اصلی

دانلود کتاب مدارهای ورودی/خروجی پرسرعت چند کاناله با کارایی بالا بعد از پرداخت مقدور خواهد بود
توضیحات کتاب در بخش جزئیات آمده است و می توانید موارد را مشاهده فرمایید


در صورت ایرانی بودن نویسنده امکان دانلود وجود ندارد و مبلغ عودت داده خواهد شد

این کتاب نسخه اصلی می باشد و به زبان فارسی نیست.


امتیاز شما به این کتاب (حداقل 1 و حداکثر 5):

امتیاز کاربران به این کتاب:        تعداد رای دهنده ها: 8


توضیحاتی در مورد کتاب High Performance Multi-Channel High-Speed I/O Circuits

نام کتاب : High Performance Multi-Channel High-Speed I/O Circuits
ویرایش : 1
عنوان ترجمه شده به فارسی : مدارهای ورودی/خروجی پرسرعت چند کاناله با کارایی بالا
سری : Analog Circuits and Signal Processing
نویسندگان : ,
ناشر : Springer-Verlag New York
سال نشر : 2014
تعداد صفحات : 91
ISBN (شابک) : 9781461449621 , 9781461449638
زبان کتاب : English
فرمت کتاب : pdf
حجم کتاب : 6 مگابایت



بعد از تکمیل فرایند پرداخت لینک دانلود کتاب ارائه خواهد شد. درصورت ثبت نام و ورود به حساب کاربری خود قادر خواهید بود لیست کتاب های خریداری شده را مشاهده فرمایید.

توضیحاتی در مورد کتاب :




این کتاب تکنیک‌های طراحی را شرح می‌دهد که می‌توان از آنها برای کاهش تداخل در مدارهای ورودی/خروجی با سرعت بالا استفاده کرد. تمرکز این کتاب در توسعه مدارهای مجتمع فشرده و کم توان برای لغو تداخل، کاهش تداخل بین نمادی (ISI) و بهبود نرخ خطای بیت (BER) در سرعت‌های بالاتر است. این کتاب یکی از اولین کتاب هایی است که به طور مفصل به بحث در مورد مشکل تداخل و کاهش ISI پرداخته است زیرا نرخ داده بیش از 10 گیگابیت بر ثانیه ادامه دارد. خوانندگان با استفاده از مدارها و تکنیک‌های طراحی توصیف‌شده برای روش‌های جدید لغو تداخل با توان کم که به راحتی با معماری‌های کاهش ISI کنونی ترکیب می‌شوند، یاد می‌گیرند که از صخره عملکرد داده اجتناب کنند.


فهرست مطالب :


Front Matter....Pages i-x
Introduction....Pages 1-9
$$2\times 6$$ 2 × 6 Gb/s MIMO Crosstalk Cancellation and Signal Reutilization Scheme in 130 nm CMOS Process....Pages 11-25
$$4 \times 12$$ 4 × 12 Gb/s MIMO Crosstalk Cancellation and Signal Reutilization Receiver in 65 nm CMOS Process....Pages 27-46
Adaptive XTCR, AGC, and Adaptive DFE Loop....Pages 47-67
Research Summary and Contributions....Pages 69-71
Back Matter....Pages 73-89

توضیحاتی در مورد کتاب به زبان اصلی :


This book describes design techniques that can be used to mitigate crosstalk in high-speed I/O circuits. The focus of the book is in developing compact and low power integrated circuits for crosstalk cancellation, inter-symbol interference (ISI) mitigation and improved bit error rates (BER) at higher speeds. This book is one of the first to discuss in detail the problem of crosstalk and ISI mitigation encountered as data rates have continued beyond 10Gb/s. Readers will learn to avoid the data performance cliff, with circuits and design techniques described for novel, low power crosstalk cancellation methods that are easily combined with current ISI mitigation architectures.




پست ها تصادفی