دانلود کتاب Low Power Interconnect Design
کتاب طراحی اتصال کم توان نسخه زبان اصلی
دانلود کتاب طراحی اتصال کم توان بعد از پرداخت مقدور خواهد بود
توضیحات کتاب در بخش جزئیات آمده است و می توانید موارد را مشاهده فرمایید
توضیحاتی در مورد کتاب Low Power Interconnect Design
نام کتاب : Low Power Interconnect Design
ویرایش : 1
عنوان ترجمه شده به فارسی : طراحی اتصال کم توان
سری :
نویسندگان : Sandeep Saini (auth.)
ناشر : Springer-Verlag New York
سال نشر : 2015
تعداد صفحات : 166
ISBN (شابک) : 9781461413226 , 9781461413233
زبان کتاب : English
فرمت کتاب : pdf
حجم کتاب : 5 مگابایت
بعد از تکمیل فرایند پرداخت لینک دانلود کتاب ارائه خواهد شد. درصورت ثبت نام و ورود به حساب کاربری خود قادر خواهید بود لیست کتاب های خریداری شده را مشاهده فرمایید.
توضیحاتی در مورد کتاب :
این کتاب راه‌حل‌های عملی برای تأخیر و کاهش توان برای اتصالات داخلی و اتوبوس‌های روی تراشه ارائه می‌کند. این یک توصیف عمیق از مشکل تاخیر سیگنال و مصرف انرژی اضافی، راه حل های ممکن برای تاخیر و رفع اشکال است، در حالی که کاهش توان کل سیستم را در نظر می گیرد. پوشش روی استفاده از Schmitt Trigger به عنوان یک رویکرد جایگزین برای درج بافر برای تاخیر و کاهش توان در اتصالات VLSI تمرکز دارد. در بخش آخر کتاب، تکنیک‌های مختلف کدگذاری گذرگاه برای به حداقل رساندن تاخیر و توان در گذرگاه‌های آدرس و داده مورد بحث قرار گرفته است.
فهرست مطالب :
Front Matter....Pages i-xvii
Front Matter....Pages 1-1
Introduction to Interconnects....Pages 3-31
CMOS Buffer....Pages 33-54
Front Matter....Pages 55-55
Buffer Insertion as a Solution to Interconnect Issues....Pages 57-74
Schmidt Trigger Approach....Pages 75-112
Front Matter....Pages 113-113
Bus Coding Techniques....Pages 115-152
توضیحاتی در مورد کتاب به زبان اصلی :
This book provides practical solutions for delay and power reduction for on-chip interconnects and buses. It provides an in depth description of the problem of signal delay and extra power consumption, possible solutions for delay and glitch removal, while considering the power reduction of the total system. Coverage focuses on use of the Schmitt Trigger as an alternative approach to buffer insertion for delay and power reduction in VLSI interconnects. In the last section of the book, various bus coding techniques are discussed to minimize delay and power in address and data buses.
پست ها تصادفی