دانلود کتاب Modern VLSI Design: IP-Based Design

فهرست مطالب :

Table of Contents......Page 10
Preface to the Fourth Edition......Page 18
Preface to the Third Edition......Page 20
Preface to the Second Edition......Page 21
Preface......Page 22
About the Author......Page 25
Chapter 1 Digital Systems and VLSI......Page 26
1.1 Why Design Integrated Circuits?......Page 28
1.2.1 Technology......Page 30
1.2.2 Economics......Page 33
1.3.1 Power Consumption......Page 43
1.3.2 Design and Testability......Page 44
1.3.3 Reliability......Page 45
1.4 Integrated Circuit Design Techniques......Page 46
1.4.1 Hierarchical Design......Page 47
1.4.2 Design Abstraction......Page 50
1.4.3 Computer-Aided Design......Page 56
1.5.1 Why IP?......Page 58
1.5.2 Types of IP......Page 59
1.5.3 IP Across the Design Hierarchy......Page 60
1.5.5 Creating IP......Page 62
1.5.6 Using IP......Page 64
1.6 A Look into the Future......Page 65
1.7 Summary......Page 66
1.9 Problems......Page 67
Chapter 2 Fabrication and Devices......Page 68
2.2 Fabrication Processes......Page 70
2.2.1 Overview......Page 71
2.2.2 Fabrication Steps......Page 73
2.3.1 Structure of the Transistor......Page 77
2.3.2 A Simple Transistor Model......Page 82
2.3.3 Transistor Parasitics......Page 85
2.3.4 Tub Ties and Latchup......Page 86
2.3.5 Advanced Transistor Characteristics......Page 89
2.3.6 Leakage and Subthreshold Currents......Page 95
2.3.8 Spice Models......Page 97
2.4 Wires and Vias......Page 98
2.4.1 Wire Parasitics......Page 101
2.4.2 Skin Effect in Copper Interconnect......Page 107
2.5 Fabrication Theory and Practice......Page 109
2.5.1 Fabrication Errors......Page 110
2.5.2 Scaling Theory and Practice......Page 112
2.5.3 SCMOS Design Rules......Page 115
2.5.5 Lithography for Nanometer Processes......Page 120
2.5.6 3-D Integration......Page 122
2.6 Reliability......Page 123
2.6.1 Traditional Sources of Unreliability......Page 124
2.6.2 Reliability in Nanometer Technologies......Page 126
2.7.1 Layouts for Circuits......Page 128
2.7.2 Stick Diagrams......Page 131
2.7.3 Hierarchical Stick Diagrams......Page 133
2.7.4 Layout Design and Analysis Tools......Page 138
2.7.5 Automatic Layout......Page 142
2.8 References......Page 144
2.9 Problems......Page 145
Chapter 3 Logic Gates......Page 148
3.2 Combinational Logic Functions......Page 150
3.3.1 Gate Structures......Page 153
3.3.2 Basic Gate Layouts......Page 158
3.3.3 Logic Levels......Page 162
3.3.4 Delay and Transition Time......Page 165
3.3.5 Power Consumption......Page 173
3.3.7 Layout and Parasitics......Page 177
3.3.8 Driving Large Loads......Page 181
3.4 Switch Logic......Page 182
3.5.1 Pseudo-nMOS Logic......Page 184
3.5.2 DCVS Logic......Page 187
3.5.3 Domino Logic......Page 188
3.6 Low-Power Gates......Page 194
3.7.1 Delay through an RC Transmission Line......Page 200
3.7.2 Delay through RC Trees......Page 204
3.7.3 Buffer Insertion in RC Transmission Lines......Page 207
3.7.4 Crosstalk between RC Wires......Page 209
3.8.1 RLC Basics......Page 212
3.8.2 RLC Transmission Line Delay......Page 213
3.8.3 Buffer Insertion in RLC Transmission Lines......Page 216
3.9 Design-for-Yield......Page 218
3.10 Gates as IP......Page 220
3.11 References......Page 223
3.12 Problems......Page 224
Chapter 4 Combinational Logic Networks......Page 230
4.2 Standard Cell-Based Layout......Page 232
4.2.1 Single-Row Layout Design......Page 233
4.2.2 Standard Cell Layout Design......Page 242
4.3 Combinational Network Delay......Page 244
4.3.1 Fanout......Page 245
4.3.2 Path Delay......Page 247
4.3.3 Transistor Sizing......Page 251
4.3.4 Logic Synthesis......Page 259
4.4 Logic and Interconnect Design......Page 260
4.4.1 Delay Modeling......Page 261
4.4.3 Buffer Insertion......Page 263
4.4.4 Crosstalk Minimization......Page 265
4.5 Power Optimization......Page 271
4.5.1 Power Analysis......Page 272
4.6 Switch Logic Networks......Page 276
4.7 Combinational Logic Testing......Page 280
4.7.1 Gate Testing......Page 281
4.7.2 Combinational Network Testing......Page 284
4.7.3 Testing and Yield......Page 286
4.9 Problems......Page 287
Chapter 5 Sequential Machines......Page 292
5.2.1 Timing Diagrams......Page 294
5.2.2 Categories of Memory Elements......Page 295
5.2.3 Latches......Page 297
5.2.4 Flip-Flops......Page 304
5.3 Sequential Systems and Clocking Disciplines......Page 306
5.3.1 Clocking Disciplines......Page 307
5.3.2 One-Phase Systems for Flip-Flops......Page 308
5.3.3 Two-Phase Systems for Latches......Page 309
5.4 Performance Analysis......Page 317
5.4.1 Performance of Flip-Flop-Based Systems......Page 318
5.4.2 Performance of Latch-Based Systems......Page 322
5.4.3 Clock Skew......Page 324
5.4.4 Retiming......Page 333
5.4.5 Transient Errors and Reliability......Page 334
5.5 Clock Generation......Page 335
5.6.1 Structural Specification of Sequential Machines......Page 337
5.6.2 State Transition Graphs and Tables......Page 339
5.6.3 State Assignment......Page 348
5.7 Power Optimization......Page 354
5.8 Design Validation......Page 355
5.9 Sequential Testing......Page 357
5.11 Problems......Page 365
Chapter 6 Subsystem Design......Page 370
6.1 Introduction......Page 372
6.2 Combinational Shifters......Page 374
6.3 Adders......Page 377
6.5 Multipliers......Page 385
6.6 High-Density Memory......Page 394
6.6.2 Static RAM......Page 397
6.6.3 The Three-Transistor Dynamic RAM......Page 401
6.6.4 The One-Transistor Dynamic RAM......Page 403
6.6.5 Flash Memory......Page 405
6.7 Image Sensors......Page 407
6.8 Field-Programmable Gate Arrays......Page 410
6.9 Programmable Logic Arrays......Page 412
6.10.1 Bus Circuits......Page 416
6.10.2 Buses as Protocols......Page 417
6.10.3 Protocols and Specifications......Page 419
6.10.4 Logic Design for Buses......Page 423
6.10.5 Microprocessor and System Buses......Page 430
6.10.6 Networks-on-Chips......Page 435
6.11 Data Paths......Page 440
6.12 Subsystems as IP......Page 442
6.14 Problems......Page 447
Chapter 7 Floorplanning......Page 450
7.2.1 Chip-Level Physical Design......Page 452
7.2.2 Block Placement and Channel Definition......Page 456
7.2.3 Global Routing......Page 461
7.2.4 Switchbox Routing......Page 462
7.3.1 Interconnect Properties and Wiring Plans......Page 464
7.3.2 Power Distribution......Page 465
7.3.3 Clock Distribution......Page 470
7.4.1 Floorplanning Tips......Page 475
7.4.2 Design Validation......Page 476
7.5.1 Packages......Page 477
7.5.2 The I/O Architecture......Page 482
7.5.3 Pad Design......Page 483
7.6 References......Page 486
7.7 Problems......Page 487
Chapter 8 Architecture Design......Page 496
8.2 Hardware Description Languages......Page 498
8.2.1 Modeling with Hardware Description Languages......Page 499
8.2.2 VHDL......Page 504
8.2.3 Verilog......Page 512
8.2.4 C as a Hardware Description Language......Page 519
8.3 Register-Transfer Design......Page 520
8.3.1 Data Path-Controller Architectures......Page 522
8.3.2 ASM Chart Design......Page 525
8.4 Pipelining......Page 534
8.5 High-Level Synthesis......Page 543
8.5.1 Functional Modeling Programs......Page 544
8.5.2 Data......Page 545
8.5.3 Control......Page 555
8.5.4 Data and Control......Page 560
8.5.5 Design Methodology......Page 563
8.6 Architectures for Low Power......Page 564
8.6.1 Gate Power Control......Page 565
8.6.4 Architecture-Driven Voltage Scaling......Page 566
8.6.5 Dynamic Voltage and Frequency Scaling......Page 568
8.7 GALS Systems......Page 569
8.8 Architecture Testing......Page 570
8.9 IP Components......Page 575
8.10 Design Methodologies......Page 576
8.11 Multiprocessor System-on-Chip Design......Page 584
8.13 Problems......Page 590
Appendix A: A Chip Designer\'s Lexicon......Page 596
B.2.1 Syntactic Elements......Page 614
B.2.3 Operators......Page 615
B.2.4 Statements......Page 616
B.2.5 Modules and Program Units......Page 617
B.2.6 Simulation Control......Page 618
B.3.2 Data Types and Declarations......Page 619
B.3.4 Sequential Statements......Page 620
B.3.6 Design Units......Page 622
B.3.7 Processes......Page 623
References......Page 624
A......Page 638
C......Page 639
D......Page 641
F......Page 642
I......Page 643
L......Page 644
N......Page 645
P......Page 646
R......Page 647
S......Page 648
T......Page 650
V......Page 651
Z......Page 652